ZTL TECH heißt jetzt Zintilon. Für einen Neustart haben wir unseren Namen und unser Logo aktualisiert. Jetzt prüfen

Schluck Leiterplattenbestückung

SiP PCB Assembly bezeichnet eine Dienstleistung im Bereich der Leiterplattenverpackung, die auf der System-in-Package (SiP)-Technologie basiert. Dabei werden mehrere unbestückte Chips, passive Bauelemente und sogar mikroelektromechanische Systeme (MEMS) auf einer einzigen Leiterplatte/einem Substrat integriert, um ein „Subsystem-Level-Board-Level-Package“ zu bilden.
  • Maximale Paneelgröße 54 Zoll
  • Maximale Plattendicke 0.450 Zoll

Neu starten PCB-Angebot

Sip PCB-Bauteilprototypen

Bitte komprimieren Sie alle .gbr-Dateien vor dem Hochladen.
Alle Uploads sind sicher und vertraulich

Unsere Sip-Leiterplattenbestückungs-Serviceleistungen

Zintilon Technology bietet weltweit fortschrittliche SiP-Leiterplattenbestückungsdienstleistungen an und unterstützt die SiP-Leiterplattenbestückung von der Prototypenfertigung in der Produktentwicklungsphase bis hin zur Kleinserienfertigung. Vom Druck bis zur Bestückung garantieren wir Ihnen effiziente und zuverlässige Lösungen für die SiP-Leiterplattenbestückung.
2 D SiP

2D-SiP-Leiterplattenbestückung

4 D SiP

4D-SiP-Leiterplattenbestückung

Cavity SiP

Hohlraum-SiP-Leiterplattenbaugruppe

Sip-Leiterplatten-Bestückungsmaterialien

KategorieEmpfohlenes Modell/SpezifikationParameterBemerkungen
Substrat① Kernlose BT-Aufbauplatine (ABF GX-13); ② Niedertemperatur-Keramik (LTCC)Dk: 3.4 bei 10 GHz; Df: 0.004; CTE: 11–13 ppm; LTCC unterstützt eingebettete passive BauelementeMinimale Linienbreite/-abstand: 12 µm/12 µm; unterstützt 4–6 Aufbauschichten
Dielektrische AufbauschichtABF GX-92 / Panasonic R-1515Dicke: 5 µm; Durchmesser des lasergebohrten Lochs: 40 µmKompatibel mit FC-Mikro-Bump-Systemen
KupferfolieRückwärtsbehandelte Folie (RTF) ≤ 1 ozOberflächenrauheit (Ra) ≤ 2 µm; geringe HochfrequenzverlusteGeeignet für Millimeterwellen-SiP
Verkapselungskleber① Spannungsarmes Epoxidharz (EP-121); ② Hochtransparentes Silikon (OE-6650)Wärmeausdehnungskoeffizient (CTE): 26 ppm; Glasübergangstemperatur (Tg): 120–140 °C; Lichtdurchlässigkeit: ≥ 90 %Wird für die Top-Potting- oder lokale Verkapselung verwendet
WärmeleitmaterialSilikonpad oder Wärmeleitpaste (2–5 W/m·K)Dicke: 0.1–0.2 mm; Durchschlagsfestigkeit: ≥ 3 kVWird zwischen dem Gehäuse und dem Kühlkörper verwendet.

Oberflächenveredelungen für SIP-Leiterplattenbestückung

GebietProzesskombinationMaterialstärkeZweck
Gesamter VorstandENEPIG (stromloses Nickel, stromloses Palladium-Immersionsgold)Ni 3–5 µm + Pd 0.05 µm + Au 0.03 µmKompatibel mit FC-Mikrobumps, Golddrahtbonden und SMT-Bestückung
HochfrequenzantennenbereichOSP (Organisches Lötbarkeitskonservierungsmittel) oder ImAg (Immersionssilber)0.15–0.3 µmMinimaler Hauteffektverlust; Millimeterwellen-Einfügungsdämpfung < 0.2 dB/Zoll
KantenverbinderSelektive HartvergoldungNi 3–5 µm + Au 0.5–1.5 µmEinführlebensdauer ≥ 10,000 Zyklen

Warum wählen Sie unsere
Sip-Leiterplattenbestückungsservice?

1 2

Individuelles Angebot

Laden Sie einfach Ihre .gbr-Datei hoch und Sie erhalten innerhalb von 24 Stunden ein Angebot. Unsere erfahrenen Ingenieure analysieren Ihren Entwurf, um Missverständnisse zu vermeiden, kommunizieren mit Ihnen und unterbreiten Ihnen ein faires Angebot.

1 3

Hochwertig montiert

Wir pflegen eine strenge und verantwortungsvolle Herangehensweise an Materialien, Prozesse, Oberflächenbehandlungen, AOI (Automatisierte Optische Inspektion) und Flying-Probe-Tests, um eine gleichbleibend hohe Qualität von der Prototypenfertigung bis zur Serienproduktion zu gewährleisten.

1 1

Schnelle Bereitstellung

Ausgestattet mit modernsten Maschinen und einem professionellen Angebotsteam gewährleisten wir eine schnelle Lieferung. Wir priorisieren Aufträge nach Anforderungen und Komplexität. Kundenspezifische Lieferlösungen sind ebenfalls möglich.

1 4

Echtzeitkommunikation

Zu Ihrem Vorteil bieten wir jedem Kunden umfassenden technischen Support von der Angebotserstellung bis zur Lieferung. Wir beantworten Ihre Fragen umgehend, bis Sie die zufriedenstellende SiP-Leiterplattenbestückung bestätigen.

SIP-Leiterplattenbestückungsstandards

Zintilon sichert die Qualität durch unsere SIP-Leiterplattenbestückungs- und Fertigungsstandards vom Entwurf bis zur Auslieferung durch die Einhaltung der nachfolgenden IPC-Standards (IPC-2221C, IPC-6012E), um Herstellbarkeit und Zuverlässigkeit zu gewährleisten.

Parameter

Drahtbonden SiP

Flip-Chip SiP

Anmerkung

Die Bond-Bereich
Wert/Anforderung Polsterung + 0.2 mm pro Seite
Quelle/Anmerkungen Gleich
GB / T 44795-2024
Platzierungsgenauigkeit
Wert/Anforderung ±15 µm @ 3σ (Draht)
Quelle/Anmerkungen ±5 µm @ 3σ (Flip)
JEDEC J-STD-035
NSMD-Pad-Öffnung
Wert/Anforderung Cu-Pad + 20–30 µm, Reg. ±12 µm
Quelle/Anmerkungen Gleich
IPC-2221C
Passive Einbettung
Wert/Anforderung 0201-0603, 50 V, ±5 % Toleranz
Quelle/Anmerkungen Laserbohrkavität, Tiefe ≤0.1 mm
IPC-4761

Richtlinien für die SIP-Leiterplattenmontage

Für optimale Ergebnisse sorgen präzise Toleranzen, die Auswahl geeigneter Materialien, übersichtliche CAD-Konstruktionen und die Einhaltung der IPC-Richtlinien. Zintilon garantiert Genauigkeit, Qualität und Konsistenz bei jeder SIP-Leiterplattenbestückung.

Artikel

Wert/Anforderung

Quelle/Anmerkungen

Mikro-Bump-Pitch
Wert/Anforderung ≥ 80 µm (Massenproduktion); 50 µm (Labor)
Quelle/Anmerkungen JEDEC JESD22-B117
Durchmesser des lasergebohrten Lochs
Wert/Anforderung 40 µm ± 5 µm; Kupferdicke der Bohrung ≥ 15 µm
Quelle/Anmerkungen IPC-2221C
Linienbreite/-abstand
Wert/Anforderung 12 µm / 12 µm (ABF-Aufbauschicht)
Quelle/Anmerkungen Einfügungsdämpfung ≤ 0.25 dB/Zoll für 77-GHz-Hochfrequenzanwendungen
Öffnung für den Chiphohlraum
Wert/Anforderung Rand des blanken Chips + 0.2 mm; Tiefe: 0.1–0.3 mm
Quelle/Anmerkungen Verhindert das Überlaufen des Klebstoffs auf benachbarte Pads
Golddraht-Bonding-Pad
Wert/Anforderung NSMD (Nicht-Lötmasken-definiert); ≥ 100 µm × 100 µm; Rastermaß ≥ 75 µm
Quelle/Anmerkungen Kompatibel mit 25 µm Golddraht
Dicke des Verkapselungsklebstoffs
Wert/Anforderung Obere Vergussmasse: 0.3–0.8 mm; Lokale Verkapselung: 0.2 mm
Quelle/Anmerkungen Härte: 60–95 Shore D; Wärmeausdehnungskoeffizient: 26 ppm
Reflow-Zyklen
Wert/Anforderung ≤ 3 Zyklen; Spitzentemperatur ≤ 260 °C
Quelle/Anmerkungen Erfüllt die Anforderungen von MSL 3
Thermisches Radfahren
Wert/Anforderung -40 ↔ +125 °C über 500 Zyklen; Reduzierung der Drahtzugfestigkeit ≤ 20 %
Quelle/Anmerkungen IPC-A-610 G Klasse 3

Unser kundenspezifischer SIP-Leiterplattenbestückungsservice für diverse industrielle Anwendungen

Die SiP-Leiterplattenbestückung (System-in-Package-Leiterplattenbestückung) nutzt vier Kernvorteile: „extrem hohe Integration, chipübergreifende Zusammenarbeit, miniaturisierte Architektur und energiesparende Verbindungen“. Sie hat sich zum „integrierten Funktionszentrum“ für High-End-Elektronikgeräte entwickelt und deckt zentrale Anwendungsszenarien von tragbaren Endgeräten bis hin zu Spitzenrechnern ab.

Häufig gestellte Fragen zur SIP-Leiterplattenbestückung

Wir kooperieren mit mehreren Zertifizierungsstellen und können CE-Zertifizierungen, FCC-Zertifizierungen, RoHS-Zertifizierungen, FDA-Zertifizierungen usw. durchführen.

Wir verfügen über ein hochprofessionelles Ingenieurteam mit umfassender Design-Erfahrung in Bereichen wie industrielle Steuerungstechnik, Unterhaltungselektronik, neue Energien und Medizintechnik.

Während des gesamten Produktentwicklungsprozesses stimmen wir jeden Schritt mit dem Kunden ab. Sofern das Projektdesign Stichprobenprüfungen umfasst, führen wir elektrische Leistungs-, Funktions-, Leistungs- und Zuverlässigkeitstests durch, um die Designqualität sicherzustellen.
Hast du noch weitere Fragen?
Ultimativer Leitfaden 
zu Sip-Leiterplattenbestückung

Sip-Leiterplattenbestückung

Vielfältige und robuste SIP-Leiterplattenbestückungsdienste
prototyping
Prototyp

Prototyping

Von Gerber-Dateien bis hin zu Leiterplatten bietet Ihnen unser professionelles Ingenieurteam höchste Qualität in der Leiterplattenfertigung. Wir kontrollieren jeden Schritt des Prozesses – vom Bohren über die Galvanisierung bis hin zur AOI-Beschichtung – und gewährleisten so präzise Leiterbahnabstände, Dicke und Abmessungen. Wir garantieren Ihnen eine zuverlässige Leiterplattenbestückung.
  • Komplette Produktionslinie
  • Professionelle technische Unterstützung
  • Mehr als 10 Jahre Erfahrung in der Fertigung
production
Produktion

Produktion

Wir verfügen über eigene Produktionslinien und ein leistungsstarkes Fertigungsnetzwerk. Von der Leiterplattenentwicklung über die Konstruktion bis hin zur Fertigung bieten wir Ihnen ausreichend Kapazität für professionelle und schnelle Lieferleistungen – egal ob für kleine oder große Stückzahlen. Wir setzen alles daran, Ihnen eine zuverlässige Serienproduktion Ihrer Produkte zu gewährleisten.
  • Starkes Lieferkettenteam
  • Wettbewerbsfähige Preise
  • One-Stop-Service vom Entwurf bis zur Lieferung

Sip-Leiterplattenbestückung
Service bei Zintilon


Was ist eine SIP-Leiterplatte?

SiP PCB steht für „System-in-Package Printed Circuit Board“ (System-in-Package-Leiterplatte).
Es vereint ein komplettes elektronisches System – Prozessor, Speicher, HF, Energiemanagement, passive Bauteile usw. – in einem einzigen großen Gehäuse, dessen Basis ein speziell entwickeltes PCB-Substrat bildet (oft auch SiP-Substrat oder SiP-Träger genannt).

In einem Satz: SiP-PCB ist keine gewöhnliche Hauptplatine, sondern ein Systemträger im Inneren des Gehäuses, der „Chips + passive Bauteile + Leiterbahnen + Antennen“ in einem Schritt bündelt und nur wenige Lötperlen oder LGA-Pads nach außen freilegt.

SiP PCB = ein spezieller HDI-Träger, der „eine ganze Hauptplatine auf einen einzigen Chip verkleinert“ – es handelt sich um ein Gehäuse, nicht um eine Platinenebene.

Was ist der Unterschied zwischen SiP und SoC?

SoC = „ein ganzer Computer in einem Siliziumchip“; SiP = „ein ganzer Computer in einem Gehäuse“.

  • Integrationsgrad: SoC = innerhalb eines einzelnen Siliziumchips; SiP = innerhalb eines Gehäuses (mehrere Chips + Komponenten)
  • Prozess: SoC = Front-End-Waferlithografie, Ionenimplantation; SiP = Back-End-Packaging, Substratrouting, Bestückung
  • Funktionsaufbau: SoC = CPU/GPU/RF/PHY auf einem Siliziumchip; SiP = mehrere Dies + passive Bauelemente + Antennen + Leiterbahnen
  • Designkomplexität: SoC = IP-Integration auf Wafer-Ebene, hohe Maskenkosten; SiP = Gehäuserouting + Komponentenplatzierung, niedrige Maskenkosten
  • Größe: SoC = kleinste (Einzelchip); SiP = größer als SoC, kleiner als Leiterplatte
  • Leistung/Energieverbrauch: SoC = On-Chip-Bus, geringe Latenz, geringer Stromverbrauch; SiP = In-Package-Routing, etwas höherer Stromverbrauch, aber immer noch besser als PCB.
  • Entwicklungszyklus: SoC = 18–30 Monate (IP-Verifizierung); SiP = 6–12 Monate (Gehäuse + Substrat)
  • Typische Anwendungen: SoC = Smartphone-Access-Point, PC-CPU, Bluetooth-SoC; SiP = TWS-Ohrhörer-Mikrocontroller, 5G-RF-Frontend, Automobilradar
  • Kostenstruktur: SoC = hohe Maskenkosten, geeignet für Großserienhersteller; SiP = niedrige Maskenkosten, geeignet für heterogene Systeme/HF-Systeme/Systeme mit hoher Pin-Anzahl
Lassen Sie uns gemeinsam etwas Großes schaffen